PCB阻抗控制为何如此重要?

什么是阻抗控制PCB？

阻抗控制电路板是由PCB导线构成的传输线的特性阻抗。这是相关的高频信号在PCB传输线上传播。PCB阻抗控制对信号完整性很重要：它是信号的传播而不失真。

控制阻抗在PCB的制造和设计中，是一个复杂而广泛的课题。因此，理解它可能有点棘手。

如果您是这方面的新手，或者您正在搜索有关这个主题的一些信息，那么本指南将对您有所帮助。您将了解如何，为什么和什么阻抗控制。请继续阅读。

控制阻抗:这是什么意思?

这是一个好问题。为了让我们理解什么是受控阻抗，让我们首先定义什么是阻抗。阻抗与传输线或电缆中能量流动的程度有关电路是反对。

这是用欧姆和表示为z。这是电抗(X)和电阻(R)相加的结果。这里的电抗是两个影响的结果，包括:

• 电容是由于导体的电压而储存的静电荷
• 电感，感应电压进入电容器由于电流的磁场

通常，在直流，没有电抗，和铜的电阻通常是微不足道的。的高速交流电路，阻抗和电抗就变得非常重要。在这里，由于设计的功能，阻抗是至关重要的。

这是因为沿信号从发射机到接收器的路径上阻抗的变化可能会导致小故障，以及系统性能的降低。控制阻抗可以定义为一种设计技术，它确保电路中阻抗的不匹配在可容忍的范围内。

因此，阻抗控制PCB是一种能够控制阻抗不匹配的电路板设计。

pcb的阻抗特性

PCB跟踪阻抗具有几个特性，以查看有关阻抗。PCB板设计阻抗的特点包括:介电常数、长度、宽度、高度、PCB制造极限/公差，以及轨道和其他铜部件之间的距离。

当制造阻抗控制pcb和计算它时，这些都是要研究的特性。

为什么需要阻抗控制PCB ?

最近，我们看到设备切换速度持续上升。一般来说，这些设备突然变得复杂和快速。例如，随着设备操作速度的提高，信号完整性问题现在变得非常重复。这意味着今天的设备必须能够解决任何SI问题。

因此，你不能继续治疗PCB的痕迹点对点的连接。而是开始把它们当作传输线。此外，您必须了解阻抗匹配在消除或减少对SI的影响方面的重要性和必要性。要知道，通过使用良好的设计方法和实践，您可以轻松地防止可能的SI问题。在这种情况下，控制阻抗可以帮助您减轻或避免SI问题。

其他原因，你为什么需要阻抗控制PCB包括

需要更多的信号功率

PCB跟踪函数将驱动设备的信号功率传递给接收它的设备。在这里，能量必须通过追踪的长度传输。然而，最大的信号功率只能通过PCB的匹配阻抗来实现。

这就是为什么需要阻抗控制PCB的原因之一。这种类型的特点是阻抗匹配，允许足够的功率从设备的驱动器和结束于接收器。

提升的性能

如果您正在寻找PCB，以确保高质量的设备性能，那么您应该选择阻抗控制PCB。

当涉及到完整性和信号功率时，大多数设备失败的一个原因是糟糕的PCB布局和设计。在PCB制造过程中，布局阶段通常是一个非常关键的阶段。如果不小心的话，高速信号很有可能在传输到接收器时出现衰减。

采用阻抗控制PCB板控制的器件能耗低，性能好。这种PCB类型允许设备长时间工作，从而提高其控制可靠性和价值。

能量控制流

确实，阻抗控制PCB使用更少的能源。然而，如果您还需要控制您的项目中的能量流，那么一个很好的选择是阻抗控制PCB。事实上，当从低欧姆环境过渡到高欧姆环境时，控制阻抗是很重要的。

为什么会这样?这些转变可能导致能量的反射看起来像强大的脉冲。这些脉冲会扰乱能量的流动。因此，如果您的应用程序处理工作在高功率的数字设备，如射频应用程序，那么就有必要使用阻抗控制PCB。

管理电磁干扰

如果你使用阻抗控制PCB，那么你就不必担心电路中断，因为电磁干扰的结果。

对于PCB世界来说，一个反射能量脉冲可以完全破坏电路。这种破坏通常会扩展到邻近的组件。此外，有一个强大的潜力，以中断流动的能量和导致产品运行失败。

pcb控制阻抗的计算

为了保证高速PCB设计中的信号完整性，需要在导线线的连接中具有较大的阻抗特性。

只有根据阻抗规格、布局和层组成计算出PCB的控制阻抗后，才能确定这些。

结果是堆栈和相关导体几何形状的微小变化。注意，PCB的阻抗主要受以下因素影响:

• 跟踪宽度
• 介电常数
• 铜的厚度
• 导体的几何图形
• 信号层的距离

利用简单的方程，你现在可以计算控制阻抗。这将有助于获得阻抗道尺寸的标称值。这些方程对于大于15mil的间距和线宽非常重要。

这些简单的方程只是近似值。通常情况下，它们不会给出目前技术中pcb使用的最佳结果。此外，这些方程通常需要复杂的数学运算。由于这个原因，要确定PCB控制阻抗，使用一个PCB阻抗计算器。

你可以在网上买到这些计算器。只需选择一个您可以轻松使用的，并确保您输入了正确的计算值。请记住，这些计算器显示的任何结果都是用于粗略估计和近似的唯一结果。

厂家应计算相应的层结构和阻抗。

PCB阻抗的指定

通常，PCB制造商将交付标准堆栈。这将被用来通过软件或手工计算与此堆栈相关的轨迹尺寸。

如果你的结果是可信的，那么就利用它们。除此之外，您还必须指出适合您需要的堆栈。如何做到这一点？

从可制造性、间距、路线的实际道厚开始。同时计算介质厚度，假定有一种材料具有特定的介电常数，以满足您所需要的阻抗。

为了选择正确的预浸板和芯厚，请确保选择最接近的类型。立即实现这一点，重新计算跟踪维度。如果你在使用软件，并且软件允许的话，检查SI是否正常，然后刺激临界线。

请记住，这需要跟踪维度、驱动程序模型和堆栈规范。它还需要您使用的任何通道以及它们的维度。同时，相应地纠正这些错误;你会得到所需阻抗的轨迹和堆叠尺寸。

现在，您要做的下一件事是将信息交付给您的制造商。要实现这一点，只需绘制一个类似厚度的表示。您可以包括一些注释，用于指定所需的介电材料与常数．

设计阻抗控制PCB

设计PCB的第一步是原理图捕获。就像你在纸上画一样，画一个概念电路。然后，为每个电路的符号指定一个示意图。A.足迹是组件的物理包。

在分配内存占用后，所使用的CAD程序将生成一个网络列表。网络列表可以被称为原理图的平面表示，它通常是机器可读的。它为每个脚印的pin提供了一个唯一的ID。

另外，鉴于你的图表，它创建节点之间连接的概要。此时，您就可以执行实际设计的布局了。

一般来说，你的电路板需要非常小。此外，您还希望这个选项能在您想要的宽度上适合所有需要的连接。为此，你需要更宽的轨迹，因为这是一个高速电路。

使用更多的层意味着可以使信号更清晰，以及减小PCB的尺寸。分层完成后，可以继续放置具有物理约束的零部件。

假设你的董事会有连接，发光二极管或者开关，它们的位置必须与盒子上的切孔相匹配。然后，您将继续以减少所需跟踪的方式放置复杂和大型集成电路。

此时，您可以放置支持上面已经解释过的所有内容的不同组件。最后，您可以继续创建线(线)，它连接应该连接的焊盘/引脚。在这里,计算机辅助设计程序发挥着重要的作用，因为它们可以利用网络列表检查错误。

结论

我希望你已经能够找到关于阻抗控制PCB的问题的答案。如前所述，理解阻抗以及围绕阻抗控制的问题并不是那么容易。

尽管如此，我们已经尽了最大的努力来深入地解释这个话题，在这一点上，我相信你已经成为阻抗控制PCB方面的专家。

电路板的阻抗由电路的物理尺寸（线宽/空间）和材料决定，并以欧姆（Ω）为单位测量。

PCB阻抗控制一直是高速电路中最重要的问题之一PCB设计．作为一个阻抗控制设计者，你应该知道什么影响PCB阻抗和如何计算阻抗。

1.以下参数在很大程度上决定了PCB的阻抗:

1)信号层与电位的距离
2)导体几何
3) Trackwidth
4）铜的厚度
5)介电常数εr

2.PCB上传输线的阻抗和延迟计算公式

配方限制：0.1

配方限制：0.1

配方限制：0.1

公式限制:0.1 < s/h < 3.0

这里有一些免费的PCB软件提供阻抗控制计算和在线计算器作为参考。

选择箔制或核心制pcb来支持阻抗控制

瑞明技术通常建议阻抗设计人员选择箔式PCB，以制造最经济的PCB。话虽如此，我们的原型PCB组装非常灵活，我们可以使用核心构建的pcb。箔建造的pcb不仅倾向于比核心建造的pcb更经济，但他们也稍微更容易制造。下面的图片解释了箔构建和核心构建pcb之间的差异。

箔建造的PCB板使用一个少的核心比核心建造的PCB在堆栈。外部由铝箔组成。此外，不同铜重量的箔更容易购买。由于铝箔建造的pcb是由铝制成的，它们可以用于任何建筑，不管主要的层压板材料使用。PP(预浸料)也是成本更低特别是当它们是5密耳或更薄的时候。

Core-Built PCB板有核心在外面，所以不需要使用铝箔。根据材料的可获得性，可能很难获得铜重量不均匀的核心。这力量PCB制造商蚀刻的核心，这是昂贵的，因为涉及大量的劳动力。除了人工，PCB工厂必须使用比电路板上出现的更高的铜重量，增加材料成本。

现在，PCB设计和电子元件变得更小，更快——换句话说，更复杂。PCB阻抗控制越来越重要。瑞明拥有10年的PCB制造经验，在设计PCB阻抗板时可以提供全方位的支持。

PCB阻抗设计与计算器

1.PCB阻抗设计的主要类型及影响因素

在直流电路中电流传输过程中遇到的反对称为电阻，在直流电路中电流遇到的反对称为电阻交流电路被称为阻抗。传输信号在高频(>400MHZ)电路中遇到的阻抗称为特性阻抗。在高频下，PCB上的传输信号铜线可以看作是由一系列等效电阻和一个并联电感组成的导电线。这个等效电阻很小，可以忽略不计。因此，当我们分析a的信号传输时高频PCB，我们只需要考虑串联电感和并联电容的杂散分布的影响。我们可以得到如下公式:

Z0=R+√L/C√≈√L/C (Z0为特征阻抗值)

• 当数字信号在电路板上传输时，pcb迹线的特性阻抗必须与头尾元件的电子阻抗相匹配。如果不匹配，则传输的信号能量将被反射、衰减、延迟或丢失，导致信息混杂。
• 电子元件的电子阻抗越高，其传输速率越快，因此电路板的特性阻抗值必须相应增大以匹配。
• 除Z0外，该PCB用于无线电频率通信有时强调板本身具有较低的Er(介电常数)值和较低的Df(介电损耗因子)值。高频信号在介质中的传输速度为C/Er。可以看出，Er越小，传输速度越快，这就是为什么要使用介电常数较低的高频材料。Df影响介质传输过程中信号的失真。Df越小，失真越小。

随着科学技术的发展，尤其是科技的进步集成电路材料齐全，计算速度大大提高。它也促进了集成电路向高密度、小体积、单部件的方向集成。这些原因导致了高频率的未来印刷电路板材料．使用高速数字电路意味着电路的阻抗必须被控制，低失真，低干扰，低串扰，和消除电磁干扰(EMI)．阻抗设计在PCB设计中逐渐成为关键。在高频信号传输的pcb中，特性阻抗的控制至关重要，而特性阻抗是解决信号完整性问题的核心。在PCB制造的前端，系统前端负责阻抗的仿真计算和阻抗棒的设计。客户在阻抗控制方面变得更加严格。阻抗控制的数量越来越多，如何快速准确地设计阻抗是PCB设计人员非常关心的问题。

2.阻抗的主要类型及影响因素

阻抗(Z0)定义:以已知频率流过它的交流电的总阻抗称为阻抗(Z0)。对于pcb，它是指在高频信号下，某个电路层(信号层)与其最近参考平面的完全相反。

• 阻抗的类型
• 特性阻抗

在计算机和无线通信等电子信息产品中，在PCB电路中传输的能量是由电压和时间组成的方波信号。它遇到的阻抗称为特性阻抗。

• 差分阻抗

在驱动端输入两个极性相反的相同信号波形，分别通过两条差分线传输，在接收端相减两个差分信号。差分阻抗是两条线路之间的阻抗。

• 奇模阻抗

一条线路对地的阻抗与第二条线路相同。

• Even-mode阻抗

驱动端输入两个极性相同的信号波形，两根导线连接时的阻抗。

• 共模阻抗

两条线路中的一条对地阻抗与两条线路的阻抗相同；它通常大于奇数模阻抗。

其中，特性阻抗和微分阻抗为常见阻抗，共模阻抗和奇模阻抗较少。

• 从PCB制造的角度分析阻抗的影响因素

W -线宽/线间距:线宽增大，阻抗减小，距离增大，阻抗增大。

H -绝缘厚度:厚度增加，阻抗增加。

T -铜厚度:铜厚度增大，阻抗减小。

H1 -焊料掩膜厚度:厚度增大，阻抗减小。

Er—介电常数:DK值增大，阻抗减小。

咬边- W1-W:咬边增大，阻抗增大。

另外，当表面加工是浸金(或镀金)，其外层的蚀刻工艺不同于其他表面处理，并且线路补偿不同。前者的阻抗计算结果将大3-5欧姆，因此需要调整镀金工艺和其他工艺切换的电阻值。

3.阻抗计算自动化

我们行业中最常用的阻抗计算工具是Polar公司提供的Si8000现场求解器。Si8000是一款全新的边界元法场效应计算器软件。它是基于我们熟悉的早期Polar阻抗设计系统的易于使用的用户界面。该软件包含各种阻抗模块，人员通过选择特定模块，输入线宽、线间距、层间厚度、铜厚、Er值等相关数据，即可计算出阻抗结果。一个PCB阻抗控制数量可少至4至5组或多至几十组。每组的控制线宽度、层间厚度、铜厚度等也不同。如果逐一核对数据，再手动输入相关参数进行计算，既费时又容易出错。

为保证信号传输质量，减少EMI干扰，并通过相关阻抗测试和认证，有必要对PCB关键信号进行阻抗匹配设计。考虑到常用的计算参数、电视产品信号特性，PCB布局实际需求、SI8000软件计算、PCB供应商反馈信息等，最后得出本推荐设计。适用于大多数PCB供应商的工艺标准和具有阻抗控制要求的PCB板设计。

1).二层阻抗设计

100欧姆差动阻抗推荐设计

• 接地封装设计:线宽/间距7/5/7mil接地线宽≥20mil信号和接地线距离6mil，每400mil增加接地通径。
• 无接地封装设计:线宽/间距10/5/10mil，差动对与对之间的距离≥20mil(特殊情况不小于10mil)。建议对整组差分信号线进行接地屏蔽，差分信号与屏蔽地的距离≥35mil(特殊情况不小于20mil)。

推荐设计的90欧姆差动阻抗

• 接地封装设计:线宽，线间距10/5/10mil接地线宽度≥20mil信号和接地线距离6mil或5mil，每400mil增加接地通径
• 无地面包装设计:线宽、线间距16/5/16mil,差分对之间的距离和pairis≥20毫升,建议整个组微分信号的线应与地面保护,差动信号之间的距离和屏蔽地面≥35毫升(在特殊情况下,它不能少于20毫升)。

注:优先使用包装地面设计。但如果线路较短，且有完整的接地面，则可设计为不包接地。

计算参数:

FR-4厚度为1.6mm+/-10%，介电常数为4.4+/-0.2，铜厚度为1.0盎司（1.4毫升），焊接掩模厚度0.6±0.2mil，介电常数3.5+/-0.3。

图1地面包设计图2无地面包设计

2） 四层阻抗设计

推荐100欧姆差动阻抗设计

线宽、间距5/7/5mil差分对和对之间的距离≥ 14mil（3W标准）；

注:建议对整组差分信号线进行接地屏蔽，差分信号与屏蔽地线的距离≥35mil(特殊情况不能小于20mil)。

推荐设计的90欧姆差动阻抗

线宽，间距6/6/6mil差示对，且对之间的距离≥12mil (3W标准)。

注意:在长差分对跟踪的情况下，建议USB差分线在两侧距离6mmm的地方绕地，以减少EMI的风险(有和没有接地，线宽和线间距标准是一致的)。

计算参数:

FR-4，厚度1.6mm+/-10%，介电常数4.4+/-0.2，铜厚度1.0盎司（1.4毫升），覆铜基板（PP）2116（4.0-5.0毫升），介电常数4.3+/-0.2，阻焊膜厚度0.6±0.2毫升，介电常数3.5+/-0.3。

层叠:

丝网印刷

焊接掩模

铜

半固化片

基材

半固化片

铜

焊接掩模

丝网印刷

3）六层阻抗设计

外道的阻抗设计与外道的阻抗设计相同四层板．

内道一般比表面道多平面层，电磁环境与表面不同。

下面是第三层迹阻抗控制建议。

推荐100欧姆差动阻抗设计

线宽，间距6/10/6mil。

差动对之间的距离≥20mil (3W标准)。

推荐设计的90欧姆差动阻抗

线宽，线间距8/10/8mil。

差动对之间的距离≥20mil (3W标准)。

计算参数:

FR-4，厚度1.6mm+/-10%，介电常数4.4+/-0.2，铜厚度1.0盎司（1.4毫升），覆铜基板（PP）2116（4.0-5.0毫升），介电常数4.3+/-0.2，阻焊膜厚度0.6±0.2毫升，介电常数3.5+/-0.3。

层叠:

丝网印刷

焊接掩模

铜

半固化片

基材

半固化片

基材

半固化片

铜

焊接掩模

丝网印刷

2. 六层以上请按相关规定自行设计或咨询相关人员确定堆叠和跟踪
3. 如有其他特殊情况下的阻抗控制要求，请自行计算或咨询相关人员以寻求替代设计方案。

注意:

• 许多情况会影响阻抗，需要阻抗控制的PCB仍然需要在PCB设计数据中表明阻抗控制要求。
• 100欧姆差分阻抗主要用于HDMI和LVDS信号，其中HDMI必须通过相关认证。
• 90欧姆差分阻抗主要用于USB信号。
• 单端50欧姆阻抗主要用于某些DDR信号。鉴于DDR粒子较大，一些采用内部调整匹配阻抗设计。该设计基于解决方案公司提供的演示板。不推荐使用本设计指南；
• 单端75欧姆阻抗主要用于模拟视频输入和输出。电路设计中有一个75欧姆的电阻来匹配接地电阻，所以在PCB Layout中不需要进行阻抗匹配设计。不过，您需要注意的是，电路中75欧姆的接地电阻应该靠近端子脚。

页类型

类型	介质厚度	可调节范围	介电常数
1080	280万	2.0 - -3.0毫升	４．３
2116	4.2毫升	4.0 - -5.0毫升	４．３
1506	6.0毫升	5.5 - -6.5毫升	４．３
7628	7.2毫升	7 - 8.5毫升	４．３

焊膜厚度:0.6±0.2mil

Cer = 3.5 + / - -0.3

阻抗测试:

阻抗测试在示波器发出一个脉冲波后，同时接收到反射波，然后对两种脉冲波进行比较分析，从反射能量得到阻抗值。

阻抗测试示意图

使用TDR(时域反射计)测量，一般的测量方法使用“时域反射计”。

前面介绍了几种阻抗类型的计算公式，但电流阻抗是用软件计算的，速度快，精度高。我们工厂目前使用的是Polar公司的测试仪器CITS500s。

测试范围:0 - 300欧姆

测试精度:1% -50欧姆

1.25% - 75欧姆

1.5%-28\100欧姆

反射脉冲上升时间:≤200ps

系统带宽:1.75 ghz

介电常数Er随工作频率的变化而变化。在特定范围内，频率越高，Er越小。附件一、附件二、附件三为三家板材供应商提供的核心板Er，可在1MHz查看。介电常数大于1GHz时的介电常数。

• 特性阻抗

它由电阻和电抗组成(由感抗和容抗组成)。PCB中的特性阻抗取决于导线的宽度和厚度、导线与接地面之间的距离以及导线之间介质的介电常数(εr)。

• Impedancematch

电子电路中的信号传输从电源的输出开始。它期望被传输到接收端没有能量损失和任何信号反射在中间。

因此，要求PCB中的阻抗(ZL)与电源终端的阻抗(ZO)相等，称为阻抗匹配。如果阻抗不能匹配，接收的信号就会失真。

• 微带

一种传输线结构，其中导线与PCB上的接地面平行，并被介质隔开。

• 条线

带状线是电介质之间两个平行接地层（或电源层）之间的高频传输线。

PCB阻抗联片设计

在电路中，传输波中两点之间的电压与电流之比，包括118bet网址多少，为传输线上任意一点对传输波的电阻。

• PAD“■”——PTH的外层对应PAD，该PTH的内层和外层只连接到相应的屏蔽层。
• “●”——PTH的外层对应PAD，该PTH的内层和外层只连接到相应层的信号线。
• 在每个外圆垫和方垫旁边添加字体，表示信号线层或屏蔽层的层序。例如，1、2、3、4、10、11表示第一、第二、第三、第十、第十一层的信号层或屏蔽层。
• 除锣管位置孔外，其余孔均为PTH孔，并相应增加上垫或圆垫。
• 当有多个阻抗男爵Wpnl时，在电路层/丝印层上添加不同的数字1、2、3、4等，用于测试和分析时的识别。
• 每个阻抗板的PTH孔直径均为φ1.00mm，应增加两个拱形管孔φ1.60mm。
• 当需要生产布局或需要额外控制阻抗线时，可以使用单孔连接信号线设计。请参见P4、P5图保存设计位置。
• 假设阻抗棒设计在一个长度较小的范围内(有时，客户将指定位置)。在这种情况下，信号线可以在转弯形式，以确保总信号线。重要的是在布线时要避免成直角，并保持较大的转弯半径。长度足够(同时参照第十项要求)。不过，信号线距离应保持在2.54mm以上。参见图P8。
• 无特殊要求时，信号线应与屏蔽层间距的5倍(mm)。

对于非共面型阻抗条，如果客户在设计阻抗条时未指定要求，则信号线旁边的虚拟图案（长铜排或铜垫与信号线之间的距离t必须为≥5H（H为屏蔽的信号层）绝缘层厚度或最小厚度）。下面的例子说明了这一点。

注:对于非共面型阻抗，当Dummy Pattern与铜蒙皮距离小于5t时，即使其他条件不变，阻抗也会随着距离的减小而减小。

a .对于微带类型，t =信号层到屏蔽层的绝缘厚度。

b .带状线型，t=信号层到两个屏蔽层H1和(H-H1-T)的绝缘厚度较小。T =绝缘厚度最小值。

差动阻抗以同样的方式处理

注意:信号线与同层Dummy Pattern之间的距离不仅要按上述要求做，还应按下图的情况做。当L3有阻抗控制要求时，L3层的信号线在另一层(以L4为例)。Dummy Pattern的间距t也应按照上述要求制作。

至于共面型的阻抗，设计师(客户)指定间距。信号线和它旁边的铜片之间的间距-是共面式阻抗的一个组成部分，这是不能被客户同意的，也不能改变。为保证间距适当，下铜线或大铜排也应振动粗。

• 单线或双线阻抗，每个有2或4个测试孔，必须保证孔中心之间的相对距离不变(见P);否则将无法执行测试。它是2.50mm)，孔的尺寸是0.8mm到30 mm(参照客户设计。工厂设计请参考第五条要求)。如果客户在PCB上设计了测试样板，相关PPE人员会检查设计是否适合工厂对测试仪器的要求。如不合适，可咨询客户更改设计以方便使用工厂测试．如果有不同意见，也可以设计一个优惠券来进行测试。
• 一般情况下，信号电缆的长度应在6″以上。
• 如果没有特别说明，对于所有的大铜皮，内层距离优惠券的外部形状是0.50毫米，外层距离优惠券的外部形状是0.30毫米。
• 对于由内层和外层添加到甲状旁腺素，确保AR=0.25mm。内层无连接孔切铜，间隙=0.30mm(铜管位置所有层均为铜)。焊锡罩盘与锣管位置孔加窗，一侧较大0.10mm。
• 根据MI和胶片生产说明进行振动。
• 除非客户要求，否则不要在装置/装置中设计阻抗条。
• 将阻抗baras尽可能地靠近PCB中的控制线。这样做是为了使电镀和蚀刻后阻抗棒上的控制线与PCB上的铜厚度和线宽有更好的一致性。将这个位置安排在布局的中间区域。
• 标准图形见P - P。根据不同的线宽、阻抗、压板要求，选择相应的图形组合，进行相应的连接和调整，完成设计。

当前分析阻抗条片在两端和中间三个位置和检测:铜厚度、电路的上下宽度大,和绝缘层厚度的平均值(有些需要添加焊接掩模的厚度)。然后将测量的阻抗值与设计的理论值进行比较，判断阻抗是否正常。

阻抗控制的困难

1. 中厚

不均匀的图形分布导致介质厚度不均匀、阻抗波动和不连续。

2. 线宽

线宽/线间距越来越小，线宽精度达到±10%变得越来越困难。

外层电镀不均匀——铜的厚度受电镀参数、图案分布不均匀、挂板方法等因素影响。不同图案的厚度差异很大，导致线宽不一致。

阻抗控制的未来发展趋势

1. 阻抗精度高，阻抗波动小。
2. 控制精度要求从电流的±10%提高到±7%甚至±5%。
3. 更高的线质量要求。
4. 对线隙、残铜、凹坑等缺陷要求更严格。
5. 线粗糙度低。
6. 毛刺小，腐蚀系数大。
7. 高速通过设计阻抗传输层。