的Xilinx XC6SSLX75T-3FGG484i是提供领先的系统集成能力的最佳可用设备之一。该设备价格低廉，可用于多种应用。与之前的竞争对手相比，该设备耗电更少ICs．密度从3840到147,443逻辑单元不等。这台设备速度超快，连接范围也很广。该设备基于低功率铜处理技术，采用45nm技术，实现了性能、成本和功率之间的最佳平衡。该设备必须提供一个新颖而高效的6个输入双寄存器的查找表，并在系统级上为内置块提供丰富的选择。这也包括18Kb的阻塞RAM和2nd一代DSP片,控制器内存，时钟管理模块，高速接收机发射机模块，高级电源模式。该设备的所有上述功能都为定制ASIC产品提供了一种更低成本的替代方案，而且使用方便。该集成电路为更高容量的逻辑设计、消费者选择的DSP设计和廉价的嵌入式应用提供了兼容的解决方案。
Xilinx XC6SSLX75T-3FGG484i的配置
该设备能够在其内部锁存器中存储自定义配置数据存储器类型．配置位数在3MB到33MB之间，这取决于设备的大小和实现选项用户设计．然而，配置的存储是不稳定的，只要设备通电就会重新加载。重新加载数据也是可能的时候，引脚PROGRAM_B是由低。有几种方法可以用来加载配置数据。位串行的配置可以是主串行模式赛灵思公司XC6SSLX75T-3FGG484i正在生成配置时钟的信号或也可用于从串口模式，以生成外部数据配置时钟的形式。引脚JTAG利用边界扫描协议以位串行方式加载数据配置。
ISE工具被Xilinx XC6SSLX75T-3FGG484i将有关配置的信息通过bitgen位流。配置过程通常按照这样的顺序执行，即当PROGRAM_B处于低模式时检测上电。清除整个配置数据中的内存。模式引脚被取样，以确定从端或主端、并行或串行的配置模式。该工具也从总线检测模式的宽度开始加载配置数据，然后通过同步字检查设备的适当代码，并通过循环冗余检查结束。此外，这是用户定义的事件的开始序列，释放触发器的内部复位，并等待锁相环或DCM被锁定后激活的输出驱动器和DONE引脚被提高后的过渡。有两种常用的配置技术Xilinx XC6SSLX75T-3FGG484i即主字节范围外设接口和主串行外设接口。
可配置逻辑块
每个可配置的逻辑块由两个以垂直列的形式邻接排列的片组成。中提供了三种不同类型的可配置逻辑块Xilinx XC6SSLX75T-3FGG484i即SLICEX、SLICEL和SLICEM。每块面包上都有4个查找表和8个人字拖。这些查询表用于一般用途的顺序和组合支持。
SLICEX
几乎50%的切片Xilinx XC6SSLX75T-3FGG484iSLICEX。它们的结构类似于SLICEL，但它们有一个算术进位选项，被认为是宽多路复用器。
SLICEL
几乎25%的切片Xilinx XC6SSLX75T-3FGG484iSLICEL。它们几乎拥有SLICEM的所有功能，但没有移位或内存寄存器。
SLICEM
这些也是25%的切片Xilinx XC6SSLX75T-3FGG484i．SLICEM的4个查找表可以配置为6个输入和单个输出的形式，也可以配置为5个具有相同5位地址和两个不同输出的相同输入的查找表形式。这些查询表也可以以64位RAM的形式在每个查询表中以分布式形式沿着64位单个或两个32位的形式使用。
频率合成
频率合成的输出CLKFX180和CLKFX可以编程产生输出频率独立于DCM的功能。它意味着DCM的频率乘以一个数字M，同时除以一个数字D。这里M是一个从2到32的整数，D是一个从1到32的整数。
移相
当CLK0与CLKFB连接时，整个输出(CLKFX180、CLKFX、CLKDV、CLK2X180、CLK2X、CLK270、CLK180、CLK90和CLK0)可以通过一个公共数字进行移位，该公共数字可以定义为具有固定延迟的整数的倍数。
同步操作
在Xilinx XC6SSLX75T-3FGG484i每一个内存访问或写或读都是时钟控制的。所有的输入写入和时钟启用，地址和数据被注册。输出数据被锁存，数据被保留到下一次操作。有一个可选的管道寄存器，允许更高的时钟速率额外周期延迟的成本．
内存控制块
有专门的内存控制块Xilinx XC6SSLX75T-3FGG484i．每个块都有一个目标单片机DRAM并支持高达800mb / s的访问速率。这个块用于预定义输入/输出的路由。在不使用块的情况下，这些输入/输出可用于通用输入/输出。该块为内部逻辑提供了一个深奥的多端口仲裁接口。命令和数据可以通过传统的控制信号从FIFO推送和提取。这是一个可以通过不同方法配置的多端口控制器。有一个内部的32位，64位和128位接口的数据交付一个简单的和杰出的接口的内存控制器块。此外，内存控制块也可以通过外部4、8或16位DRAM连接。但是，内存控制器块功能不支持-3N速度级别的应用程序。
